万博1manbetxSIMULINK的HDL代码生成和验证
探索，实现和验证FPGA，SOC或ASIC设计，而无需编写HDL代码。
设计和高层次探索，然后生成并直接从MATLAB验证HDL®或者S万博1manbetximulink的®对于FPGA，ASIC，或系统级芯片（SoC）的原型或生产项目。
- 生成优化的和可读的VHDL®或Verilog®对于任何FPGA，ASIC，或SoC的硬件
- Connect系统级设计与子系统级的实现
- 采用高品质的硬件型号为数学，DSP，无线通信，控制和视觉处理构建您的硬件子系统
- 转换为定点使用自动引导，或天然产生浮点运算对任何目标设备
- 要部署和调试原型硬件直接从Simulink和MATLAB万博1manbetx
- 重用算法模型和测试案例
“随着基于模型的设计，我们可以验证我们的算法和早期系统的功能，适应规格变化快，评估更多的设计方案比我们传统的设计流程。基于模型的设计有助于弥合算法专家和RTL工程师之间的差距。”
守神谷，瑞萨系统设计
使用MATLAB和Simulink万博1manbetx HDL为代码生成和验证
HDL代码生成任何目标
采用高级综合技术来编译硬件就绪MATLAB或Simulink中可读，可追溯，和可合成VHDL或Verilo万博1manbetxg HDL代码。该代码在任何FPGA，ASIC，或SoC的硬件进行了优化，便于携带。
你可以生产出高品质的HDL代码，无论你的硬件设计经验。在高级别工作可以让你快速探索硬件架构的权衡，以满足您的目标，并自动生成HDL代码和接口。
客户成功案例
浏览产品s manbetx 845
基于模型的设计协作
使用Sim万博1manbetxulink，算法开发人员可以利用硬件，软件和模拟设计工程师进行协作。他们可以使用相同的模型设计，探索权衡，并开始实施之前验证系统架构。
直接从这些模型生成HDL代码可以让你适应变化，它的VHDL或Verilog，模型和需求之间保持可追溯性。
浏览产品s manbetx 845
HDL-就绪模式和范例
采用高级块该算法模拟硬件实现和生成高品质的HDL代码建立自己的设计。块包括数学，三角，数字信号处理，无线通信，视频和图像处理。您可以使用子系统级知识产权的LTE无线和视觉处理。
定点一点通
自动转换数据类型从浮点到定点实施。这可以让你平衡资源使用和准确性。
如果你的设计有需要高精度和高动态范围，或者如果你想转换为固定点之前产生的原型，可以产生综合的目标，独立的计算原生浮点高密度脂蛋白。
自动FPGA和SoC原型
赛灵思FPGA流行和SoC原型平台®英特尔®，Microsemi的®和的Speedgoat，你可以生成你需要一个按钮的推器件编程的一切。原型可以作为一个独立设备运行，或者它可以连接到MATLAB或Simulink中用于刺激和调试。万博1manbetx然后，您可以重新使用它的任何FPGA，ASIC，SoC或生产实施。你可以方便的编程设置自定义原型板。
重用模型和试验验证
与在Mentor Graphics的运行手写或生成H万博1manbetxDL代码协同仿真你的MATLAB或Simulink模型和测试在一起®Cadence公司或®模拟器。然后导出这些模型和测试，SystemVerilog的DPI-C成分为您UVM或自定义的验证环境。
学到更多
- 验证汽车雷达信号处理与MATLAB的硬件实现（26:55）
- 改进RTL验证通过连接到MATLAB（41:03）
- 调试和验证FPGA算法的MATLAB和Simulink万博1manbetx（23点51）
- 如何生成一个5G波形SystemVerilog验证使用5G工具箱（5:45）
浏览产品s manbetx 845
如您需要帮忙，请联系我们。
联系我们自定义的评估，并获得根据您的需求定价。
