视觉HDL工具箱™提供pixel-streaming算法的设计和实现视觉系统在fpga和asic。它提供了一个设计框架,支持各种接口类型,帧大小和帧速率。万博1manbetx图像处理、视频和计算机视觉算法工具箱使用架构适合HDL实现。
工具箱算法用于生成可读,在硬件描述语言(VHDL) synthesizable代码®和Verilog®(高密度脂蛋白编码器™)。生成的HDL代码是FPGA-proven帧大小高达8 k的分辨率和帧率(HFR)的视频。
MATLAB工具箱功能是可用的®功能,系统对象™和仿真软件万博1manbetx®块。
开始:
硬件加速的视觉处理
模型和模拟有效的视觉处理算法的硬件实现,如转换、滤波、形态学和统计数据。然后使用HDL编码器生成synthesizable硬件描述语言(VHDL)或Verilog RTL。
HDL-ready边缘检测器块及其可配置参数。
每个时钟处理多个像素
过程4 k、8 k、或在FPGA时钟频率高的帧率视频通过指定平行流4或8个像素。底层硬件实现自动更新来支持仿真与指定的并行性和代码生成。万博1manbetx
指定处理并行8像素。
内置硬件数据管理
使用视觉HDL工具箱块自动管理流输入数据,如控制信号、区域(ROI)的窗户,和行缓冲。使用HDL编码器生成VHDL或Verilog RTL模型和模拟控制功能。
自动创建一个缓冲区行ROI窗口边缘检测。
帧像素块的图像帧的像素转换为硬件控制信号处理。
验证流使用框架算法硬件实现。
高密度脂蛋白和FPGA Cosimulation
使用高密度脂蛋白校验™来验证您的硬件子系统通过RTL模拟或在一个FPGA开发工具包连接到你的MATLAB或仿真软件测试环境。万博1manbetx
高密度脂蛋白校验支持使用X万博1manbetxilinx FPGA-in-the-loop验证、英特尔、和Microsemi FPGA板。
原型平台实时视频输入
原型视觉处理应用程序的下载视觉HDL Xilinx的工具箱支持包万博1manbetx®Zynq®的硬件和使用HDL编码器和嵌入式编码®从MATLAB生成代码或仿真软件的实现。万博1manbetx
原型设计FPGA硬件上与真实的视频输入。
生产部署
使用高密度脂蛋白编码器生成高质量、独立于目标RTL和阿喜从硬件接口子系统模型。
生成代码与SoC互连接口。
视觉处理FPGA
观察这份五部分的系列视频,介绍目标愿景的关键概念和工作流应用fpga原型和生产。
