万博1manbetxSIMULINK的HDL代码生成和验证
探索，实现和验证FPGA，SOC或ASIC设计，而无需编写HDL代码。
在高水平上设计和探索，然后直接从MATLAB生成和验证HDL®或者S万博1manbetximulink的®对于FPGA，ASIC，或系统级芯片（SoC）的原型或生产项目。
- 生成优化的和可读的VHDL®或Verilog®对于任何FPGA，ASIC，或SoC的硬件
- 将系统级设计与子系统级实现连接起来
- 采用高品质的硬件型号为数学，DSP，无线通信，控制和视觉处理构建您的硬件子系统
- 使用自动引导将其转换为定点，或为任何目标设备生成本机浮点操作
- 要部署和调试原型硬件直接从Simulink和MATLAB万博1manbetx
- 重用算法模型和测试用例
“与传统的设计流程相比，使用基于模型的设计，我们可以更早地验证我们的算法和系统功能，更快地适应规范更改，并评估更多的设计备选方案。”基于模型的设计有助于弥补算法专家和RTL工程师之间的差距。
守神谷，瑞萨系统设计
使用MATLAB和Simulink万博1manbetx HDL为代码生成和验证
HDL代码生成任何目标
采用高级综合技术来编译硬件就绪MATLAB或Simulink中可读，可追溯，和可合成VHDL或Verilo万博1manbetxg HDL代码。该代码在任何FPGA，ASIC，或SoC的硬件进行了优化，便于携带。
不管您的硬件设计经验如何，您都可以生成高质量的HDL代码。在高层次上工作可以让您快速探索硬件体系结构的折衷，以满足您的目标，并自动生成HDL代码和接口。
客户成功案例
浏览产品s manbetx 845
基于模型的设计合作
使用Sim万博1manbetxulink，算法开发人员可以与硬件、软件和模拟设计工程师协作。他们可以使用相同的模型设计在开始实施之前，研究权衡并验证系统架构。
直接从这些模型生成HDL代码可以让你适应变化，它的VHDL或Verilog，模型和需求之间保持可追溯性。
浏览产品s manbetx 845
HDL-就绪模式和范例
采用高级块该算法模拟硬件实现和生成高品质的HDL代码建立自己的设计。块包括数学，三角，数字信号处理，无线通信，视频和图像处理。您可以使用子系统级知识产权的LTE无线和视觉处理。
定点制造简单
自动转换数据类型从浮点到定点实施。这可以让你平衡资源使用和准确性。
如果您的设计计算需要较高的精度或较高的动态范围，或者您希望在转换为定点之前生成原型，则可以生成与目标无关的合成器本机浮点高密度脂蛋白。
自动FPGA和SoC原型
为流行的FPGA和SoC原型平台从Xilinx®英特尔®，Microsemi的®和Speedgoat一样，你只需按下一个按钮，就可以生成你需要的所有程序。该原型可以作为一个独立的设备运行，也可以连接到MATLAB或Simulink进行刺激和调试。万博1manbetx然后可以在任何FPGA、ASIC或SoC上重用它来实现生产。您还可以为简单的编程设置定制的原型板。
重用模型和试验验证
与在Mentor Graphics的运行手写或生成H万博1manbetxDL代码协同仿真你的MATLAB或Simulink模型和测试在一起®或节奏®模拟器。然后将这些模型和测试作为SystemVerilog DPI-C组件导出UVM或自定义验证环境。
学到更多
- 验证汽车雷达信号处理与MATLAB的硬件实现（26:55）
- 改进RTL验证通过连接到MATLAB（41:03）
- 调试和验证FPGA算法的MATLAB和Simulink万博1manbetx(23:51)
浏览产品s manbetx 845
让我们知道我们能如何帮助你。
联系我们的自定义评估，并得到定价根据您的需要。
