HDLコード生成と検证のためのSi万博1manbetxmulink的
高密度脂蛋白コードを記述することなく、FPGA、SoC、ASIC設計を探索、実装、および検証
高レベルで设计と确认を行,HDLをFPGA,ASIC,またはまたはオン(SoC)ののタイプ,またはまたは用にmatlab®または仿万博1manbetx真软件®からから生成,検证できます。
- 最適化され、可読性の良い VHDL®またはVerilog®を任意のFPGA,ASIC,または的SoCハードウェア向けに生成
- システムレベルの设计とサブシステムレベルの実装を接続
- 数学,DSP,无线通信,制御,ビジョン处理用の高品质なハードウェアモデルでハードウェアサブシステムを构筑
- 自动ガイダンスを用いた固定小数点への変换や,任意のターゲットデバイスに対するネイティブ浮动小数点演算の生成
- MATLABと 模万博1manbetx拟からプロトタイプ ハードウェアへの直接実装とデバッグ
- アルゴリズムモデルとテストケースを再利用
「モデルベース デザインでは、従来の設計フローよりもアルゴリズムとシステム機能を早期に検証し、仕様変更により早く対応し、より多くの設計の代替案を評価できます。モデルベース デザインはアルゴリズムの専門家と RTLエンジニアの間のギャップを埋めるのに役立ちます。」
ルネサスシステムデザイン 神谷 衛氏
高密度脂蛋白コード生成と検証のためのMATLABと仿万博1manbetx真软件の使用
任意のターゲットへの 高密度脂蛋白コード生成
高レベルの合成テクニックを用いて,ハードウェア実装用のMATLABまたはSim万博1manbetxulink的コードを,可読性とトレーサビリティに优れ,合成可能なVHDLまたは的Verilog HDLコードに変换できます。このコードはあらゆるFPGA,ASIC,または的SoCハードウェアに対して最适化されており,ポータブルです。
ハードウェア设计の経験にかかわらず高品质のHDLコードを作成できます。高レベルでの作业であるため,ハードウェアアーキテクチャ间のトレードオフを素早く确认して目的を达成でき,自动的にHDLコードとインターフェイスを生成することが可能です。
製品を見る
モデルベースデザインのコラボレーション
万博1manbetx模拟では、アルゴリズムの開発担当者はハードウェア、ソフトウェア、アナログ設計エンジニアとコラボレーションできます。すべてのエンジニアが同じモデルを使って設計し,実装前にトレードオフの確認や,システムアーキテクチャの検証をすることができます。
これらのモデルから直接HDLコードを生成することで変更に柔軟に適応でき,硬件描述语言(VHDL)またはVerilog,モデル,定義された要件の間でのトレーサビリティを維持できます。
製品を見る
高密度脂蛋白にすぐ使えるモデルと例
ハードウェアへの実装をシミュレーションする高レベルのアルゴリズム ブロックを用いてデザインを構築し、高品質の 高密度脂蛋白コードを生成できます。ブロックには数学、三角関数、デジタル信号処理、無線通信、ビデオと画像処理が含まれています。5G / LTE无线とビジョン処理のためのサブシステムレベルのIPも使用できます。
固定小数化を简に
実装向けにデータタイプを浮动小数点から固定小数点に自动的に変换.
デザインに高い精度または広いダイナミック レンジを要する計算が含まれる場合や、固定小数点への変換前にプロトタイプを生成したい場合、合成可能でターゲットに依存しないネイティブ驾驶小数点高密度脂蛋白を生成できます。
製品を見る